[省科技厅]关于组织申报“第三代半导体材料与器件”重大科技专项项目的通知

2018～2019 年“第三代半导体材料与器件”

重大专项申报指南

根据省委和省政府有关工作部署，结合国家和省“十三五”科技创新规划确定的目标、任务和重点领域，以国家战略和广东产业发展需求为牵引，按照全链条部署、一体化推进思路和专项实施方案的要求，瞄准国际最前沿，集中力量联合研发关键核心技术，制定行业标准，取得若干标志性成果，特制定 2018～2019 年度第三代半导体材料与器件重大专项申报指南。2018～2019 年度指南共设置 7 个专题，每个申报项目需要覆盖专题全部内容，均需产学研联合申报，采用竞争性评审、无偿资助方式。

专题一：6-8 英寸 4H-SiC 衬底产业化关键技术研究

研究内容：面向 SiC 电力电子器件和微波器件的需求，研制出高质量 6-8 英寸 n 型和半绝缘 SiC 衬底，突破制约 SiC衬底成品率的关键技术，形成我国具有自主知识产权的 6-8英寸低缺陷高品质 SiC 衬底产业化制备成套关键技术。开展6-8 英寸 SiC 温场精确控制技术和扩径生长技术研究；突破位错、微管、夹杂物等缺陷降低技术；开展 6-8 英寸 SiC 单晶材料杂质控制技术、电阻率控制技术及电阻率均匀性控制技术研究；开发 6-8 英寸 SiC 单晶生长工艺及晶体批量切、磨、抛加工技术。

考核指标：通过本项目的实施，形成高质量 n 型 6-8 英寸 SiC 衬底年产能达到 5 万片；形成半绝缘 6-8 英寸 SiC 衬底年产能达到 4 万片；6-8 英寸 SiC 材料品质达到国际先进水平，形成 6 件技术标准，申请发明专利 20 项，发表有国际影响力高水平论文 10 篇，引进 3 个以上高精尖团队。具体指标如下：

① 6 英寸 SiC 材料:SiC 单晶材料直径≥6 英寸；衬底微管密度≤0.5 个/cm²；n 型衬底电阻率≤30 mΩ·cm，半绝缘衬底电阻率≥1×10⁷Ω·cm；衬底总腐蚀坑密度≤5000 个/cm²；衬底翘曲度(Warp)≤45μm；衬底弯曲度（|bow|）≤25 μm；衬底总厚度变化（TTV）≤15 μm；衬底局部厚度变化（LTV）≤5 μm；衬底表面粗糙度≤0.2nm（测量面积：10μm×10μm）；X射线半峰宽≤60＂。

②8 英寸 SiC 材料:SiC 单晶材料直径≥8 英寸；衬底微管密度≤5 个/cm²；n 型衬底电阻率≤30 mΩ·cm，半绝缘衬底电阻率≥1×10⁵Ω·cm；衬底晶片翘曲度（Warp）≤60 μm；衬底表面粗糙度≤0.5nm（测量面积：10μm×10μm）。

支持强度和数量：本专题拟资助 5000 万元，拟支持不超过 2 个项目立项。

专题二：高良率 SiC 外延稳定制造技术以及其在大功率器件的研发和应用

研究内容：面向白色家电、电动汽车、高铁牵引、智能电网和高等电源等领域对 SiC 大功率器件的迫切需求，研究6 英寸 SiC 衬底的高均匀度外延生长关键技术，6 英寸 SiC衬底的厚膜外延关键技术，螺旋位错和基面位错向刃位错转化机理，表面亚损伤层的消除和外延层原位掺杂均匀性控制方法，以及 SiC 材料性能对器件电学特性的影响机理，并在1200VSiC 二极管和 MOSFET 器件进行验证。研究 SiC 外延质量对 SiC 功率器件特性的影响，建立 SiC 功率器件对 SiC 外延质量的考核评价方法，提出适用于 SiC 功率器件批量生产的外延分类控制方法；研究适用于不同外延质量的 SiC 功率器件设计与制造方法，形成面向应用的高良率 1200V 系列化 SiC 功率器件稳定制造技术。研究 SiC SBD 和 MOSFET器件结构设计技术、高压终端保护结构技术，建立器件元胞结构参数与设计参数的解析关系模型，实现高压大电流器件的结构参数设计；研究 SiC SBD 和 MOSFET 器件的制造工艺技术，开发低开启压降的 SiC 肖特基接触技术，开发高质量 SiC 浅槽刻蚀技术和栅氧化技术，开发基于多层外延结构的 SiC MOSFET 器件工艺集成技术，研制 SiCMOSFET、肖特基二级管、功率模组；研究宽禁带器件工作机理、先进驱动保护技术、高频电能变换核心环节（AC-AC、AC-DC、DC-DC、DC-AC）的新型拓扑结构、周边材料配置、结构工艺设计技术, 以及整体技术性能国内领先水平的 UPS 电源、高压直流电源、矩阵变换器、新能源汽车功率控制器、变频空调、直流充电桩、光伏逆变器等新一代电力电子产品技术解决方案。

考核指标：

① SiC 外延晶片：6 英寸，外延厚度≥60mm，厚度均匀性≤2%，n-型掺杂浓度≤8´10¹⁴ cm^-3，p-型掺杂浓度≥1´10¹⁹cm^-3,  掺杂均匀性≤6%，表面形貌缺陷密度≤0.5 cm^-2，表面粗糙度≤2nm，厚膜外延产能每年 5000 片以上，1200V 器件的外延晶片产能每年 20000 片以上。

② SiC  分立器件：SiC  二极管和 MOSFET  芯片容量≥1200V/30A ； SiC MOSFET 、 BVDS≥1200V ，VTH(GS)=(3.0~5.0)V ， RDS(on)≤32mΩ ，工作结温： -55 ℃~175 ℃ ； SiC SBD: 反向耐压  BVR≥1200V ，正向压降VF≤1.5V，正向电流 IF=（2~50），工作结温：-55℃~175℃。

③ SiC 智能功率模组（内置双向九开关芯片及驱动保护电路）：1200V/50A、250A、500A。

④ 良品率：批量生产连续三个批次成品率≥94%，取得超过 3 个应用领域的应用验证报告。

⑤ 成果推广应用：项目成果率先在本省白色家电、新能源汽车、智能电网、轨道交通、新型电源等等领域 5 家以上大型骨干企业实现应用。建设基于 6 英寸 SiC 的“材料 +器件 + 应用”的全产业链生态环境，实现项目成果转化。申请发明专利 10 项，发表有国际影响力高水平论文 3 篇，制定行业技术标准 3 项。引进 3 个以上高精尖团队。项目实施期内新增产值 3 亿元，利润 6000 万元。

支持强度和数量：本专题拟资助 5000 万元，拟支持不超过 2 个项目立项。

专题三：Si 衬底上 GaN 基功率器件的关键技术研究及应用

研究内容：研究 6 英寸或 8 英寸 Si 衬底上高耐压、高均匀性 GaN 外延生长技术；研究 Si 衬底上 GaN 基高速、低动态导通电阻、高稳定性大电流功率开关器件的设计与产业化制备技术；研究新型常关型平面功率器件的设计与制备方法，提高阈值电压和沟道载流子迁移率；研究器件动态导通电阻的衰退机制及其控制方法；建立异质结构材料与器件的可靠性评价体系，研究器件的失效机理与可靠性提升技术，特别是与 JEDEC 与 AEC 等国际质量标准体系对接。研发适用于高频开关电源的新型电路拓扑结构。

考核指标：6-8 英寸 Si 衬底上 GaN 异质结构材料方块电阻<320 Ω/sq，方阻不均匀性<3%，形成 12000 片以上年产能； Si 衬底上 GaN 基场效应晶体管击穿电压>1800 V，导通电阻<100mΩ，关态漏电<10μA（@1000V），芯片良率>90%。常关型 GaN 平面功率器件的阈值电压>3 V、且芯片上阈值电压不均匀性<15%，导通电阻<150mΩ，耐压>850V，关态漏电<1μA（@700V），实现开关频率 10 MHz、转换效率>90%、输出功率 10 W 的小型电源模块。建立器件失效模型。项目实施期内，申请发明专利 5 项。

支持强度和数量：本专题拟资助 3000 万元，拟支持不超过 4 个项目立项（6 英寸、8 英寸各不超过 2 项）。

专题四：新型高频低损耗体声波滤波器关键材料与器件研发及应用

研究内容：低残余应力的掺杂型宽带 FBAR  压电材料（AlN 为主体）的生长方法、高工作频率 FBAR 材料和器件制备技术；宽带高频 FBAR 滤波器拓扑结构设计和杂波抑制

    方法；移动互联网和物联网业务驱动下的射频前端芯片集成技术；可靠的器件微纳加工工艺与晶圆级封装工艺，提高薄膜厚度（频率）均一性，FBAR 谐振频率精确控制技术，研发适用于无线通信领域的带通滤波器、双工器及多功器产品，实现高性能、高可靠性 FBAR 产品开发，提高薄膜厚度（频率）均一性。

考核指标：6-8 英寸硅衬底上 AlN（或掺杂 AlN）厚度均匀性≤0.1%，残余应力不超过±50MPa；掺杂型（Sc，Mg，Hf…）FBAR 掺杂浓度最大可做到 20%以上，最大相对带宽大于 15%；设计出的滤波器工作频率可以涵盖全球规定的 5G通信工作频段，插入损耗＜2 dB，带外抑制＞40 dB，品质因数 Q 大于 1500；射频前端接收/发射通路包括功放、天线、射频开关等元件的集成设计、流片，实现高频率、低功耗 RF前端芯片 SiP。项目实施期内，建立起一条集研发与批量量产于一体的中试线，完成产品在 5G 移动通讯终端上的示范应用，申请发明专利 5 项，开发出工作频率在 2.5～6 GHz 的 FBAR 产品 3 种以上，新增销售收入 5000 万。

支持强度和数量：本专题拟资助 3000 万元，拟支持不

超过 2 个项目立项。

专题五：硅基 AlGaN 垂直结构近紫外大功率 LED 外延与芯片研究及应用

研究内容：为避免 GaN 材料对 365nm 等近紫外波段的强吸收，研究 6 英寸硅衬底上无裂纹的高质量低 Al 组分 AlGaN 厚层材料外延生长和应力调控；开发硅基 AlGaN 材料中 C、Si 与 Mg 等杂质的可控掺杂和近紫外高效量子阱结构设计与外延技术；突破近紫外垂直结构 LED 芯片的器件结构设计与关键制备技术，获得近紫外大功率 LED 芯片；研究近紫外大功率 LED 芯片的陶瓷封装技术，实现低热阻、高可靠性、高光提取效率的近紫外大功率 LED 光源。

考核指标：6 英寸硅基 AlGaN（Al 组分不低于 5%）外延材料的（002）和（102）X 光双晶摇摆曲线半高宽均小于350 arcsec，碳杂质浓度不高于 1×10¹⁷ cm^-3；发光波长在 370、385 和 395 nm 的硅基近紫外垂直结构 LED 封装后（芯片尺寸 1.1×1.1 mm²），在 500 mA 注入电流下的出光功率分别不低于 800、900 和 1000 mW，工作电压分别不高于 3.6、3.5和 3.4V，芯片综合良率分别不低于 70%、75%和 80%，并实现规模量产和销售与应用示范。项目实施期内，申请发明专利 5 项，产品销售收入不低于 5000 万。

支持强度和数量：本专题拟资助 3000 万元，拟支持不

超过 2 个项目立项。

专题六：功率半导体器件封装材料和模组应用研究及产

业化

研究内容：

研究纳米铜尺寸和形貌的可控制备；实现高效纯化、铜纳米颗粒表面抗氧化及表面功能化处理，提高纳米铜的抗氧化性能；探索纳米铜膏的配方及在第三代半导体封装模组中的低温烧结应用；探索物理法制备纳米铜及其它金属纳米颗粒的装备及工艺。

研究新型板级嵌入式功率器件（SiC MOSFET）封装技术；采用纳米铜/银烧结、高效散热、一体化水冷等先进工艺从封装材料、封装结构、界面材料、工艺过程、散热系统等多角度考虑，结合计算机仿真以及实验优化，开发嵌入式功率器件散热方案；研究多种因素对可靠性的影响，开发嵌入式功率器件封装可靠性流程和失效分析方法。

研究低感功率模块封装集成与可靠性评估技术。对模块提取寄生参数电路模型，分析寄生参数对功率模块电磁噪声和安全工作域的影响，优化模块内部布线结构。建立功率模块的多物理场耦合模型，研究功率模块过压、过流、过热等短时间尺度失效模式下互联点、封装材料的物理损伤状况及模块的失效机理。研究功率模块在多物理场作用下的老化失效模式和机理，分析不同材料接触面的热行为时空分布。研究基于工况的功率模块加速老化测试方法和寿命预测方法，最终建立功率模块老化评估指标体系。

研究万伏千安模组内部的并联均流、串联均压与同步驱动问题。分析万伏千安功率模块内寄生参数与散热对均流的影响，解决多芯片与多单元并联均流问题；研究多芯片与多单元串联的驱动信号同步问题。模组内部实现多 IGBT/FRD 芯片串并联控制信号的协调性，各子单元及子系统的一致性；实现模组内部可靠的绝缘方式；考虑实际应用中对于耐高电压、耐腐蚀等需求，研究大功率模组的封装热管理问题，实现模组的长期可靠应用。

考核指标：

基于研究成果开发的产品不少于 4 种，总产值不低于 1 亿元，申请发明专利 20 项。开发出与纳米铜粉匹配的复合新型有机载体 1-2 种，纳米铜膏中固体物含量超过 90%，烧结后孔隙率不高于 10%，芯片平整度不高于±10μm，抗压强度不低于 10 MPa。实现单个功率器件的载板嵌入式封装；载板最大尺寸大于 600mm´500mm，芯片转移对位精度±15μm，最小激光微孔尺寸 50μm，激光微孔对位精度±15μm；封装最小厚度 230±40μm。采用纳米铜/银烧结工艺实现内部低感互联的功率模块，回路寄生电感不高于 10nH; 建立功率模块多物理场仿真模型，提取模块内部寄生参数模型，模型精度不低于 5%；建立功率模块的老化测试系统和寿命预测方法，寿命预测精度不低于 20%。实现万伏千安模组电压大于 10kV, 电流大于 1kA，导通压降小于 10V；塑封绝缘性能大于 20kV/mm; 模组工作温度达到 150 度；采用纳米铜/银烧结及大功率模组热管理技术，满足耐高电压、耐腐蚀等需求，实现模组的长期可靠应用。

支持强度和数量：本专题拟资助 3000 万元，拟支持不超过 2 个项目立项。

专题七：开放性研究

研究内容：

开展第三代半导体材料和器件相关领域的基础理论及关键技术研究或行业创新应用（不含专题一至六）。

考核指标：

本项目鼓励和支持学术思想新颖、立论根据充足、研究目标明确、研究内容具体、技术路线合理的项目，总体水平应达到国内外一流。基础理论及关键技术研究类课题完成时需有国际影响力高水平论文，形成相关技术成果和知识产权；行业创新应用类课题完成时需提出完整技术解决方案，为相应行业提供创新技术支撑。